(19) JAPANESE PATENT OFFICE

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08213613 A

(43) Date of publication of application: 20.08.96

(51) Int. CI H01L 29/78 H01L 21/336

(21) Application number: 07164965

(22) Date of filing: 30.06.95

(30) Priority: 09.12.94 JP 06305768

(71) Applicant:

**FUJI ELECTRIC CO LTD** 

(72) Inventor:

KONISHI YOSHINORI


# (54) VERTICAL SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

### (57) Abstract:

PURPOSE: To enhance the breakdown strength while decreasing the leakage current in an accumulation type MOSFET.

CONSTITUTION: The near part of the end part of a trench 52 with a gate electrode 46 buried therein and the outer side on the outermost side are made to have the same conductivity type as that of a substrate so that an n + source region 44 may be formed in the part excluding the parts so that an active region is inside a depletion layer formed when a gate is negative-biased. Besides, a low concentration n epitaxial layer 42 is formed on a high concentration n+ substrate 41 and then lower concentration n-epitaxial layer 43 is formed on the layer 42 while the trench 52 reaching the n epitaxial layer 42 is formed from the surface so as to fill up the inside of the trench 52 with a gate electrode 46 through the intermediary of a gate oxide film 45. Through these procedures, the breakdown strength sharing ratio on the n epitaxial layer 42 is increased so that the ratio of the gate oxide film may be reduced thereby enhancing the breakdown strength as the whole element.

COPYRIGHT: (C)1996,JPO



### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平8-213613

(43)公開日 平成8年(1996)8月20日

(51) Int.Cl. <sup>4</sup> H 0 1 L	29/78	識別記号	<b>庁内整理番号</b>	FΙ				技術表示箇所
	21/336	•				· - <del>-</del>		
			9055 – 4M 9055 – 4M	H01L 29	29/ 78	653	Α	
						658	G	
			· 	審査請求	未讃求	請求項の数 6	OL	(全 8 頁)

(21)出願番号

特願平7-164965

(22)出願日

平成7年(1995)6月30日

(31)優先権主張番号

特願平6-305768

(32)優先日

平6 (1994)12月9日

(33)優先権主張国

日本(JP)

(71) 出願人 000005234

宮士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72) 発明者 小西 義則

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山口 巖

# (54) 【発明の名称】 たて型半導体素子およびその製造方法

#### (57) 【要約】

【目的】蓄積型のMOSFETにおいて、耐圧を向上さ 、せ、また、漏れ電流を減少させる。

【構成】ゲート電極46を埋め込んだトレンチ52の端部近傍および最外側のトレンチの外側を基板と同じ導電型にし、その部分を除いた部分にn・ソース領域44を形成して、ゲートを負バイアスしたときに形成される空乏層の内部に活性領域が入るようにする。また、高濃のn・サブストレート41上に低濃度のnェピタキシャル層42と、その上にさらに低濃度のnェピ層43を相層し、表面から、nエピタキシャル層42に達するトレンチ52を形成し、その内部にゲート酸化膜45を介してゲート電極46を充填する。nエピタキシャル層42での耐圧分担比率が増し、ゲート酸化膜の耐圧分担比率が減って素子全体としては耐圧が向上する。



43 n- エピタキシャル層

44 ポソース領域

45 ゲート酸化酸

46 ゲート電極

52 トレンチ

10

20

30

#### 【特許請求の範囲】

【謝求項1】第一導電型半導体基板上に、同一導電型で半導体基板より低濃度の半導体層を積層した半導体積層板の半導体層の表面層に形成した高濃度の第一導電型ソース領域と、半導体積層板の表面から第一導電型ソース領域を貫通するトレンチと、そのトレンチ内にゲート電極と、そのゲート電極と、使の上に形成された絶縁膜と、第一導電型ソース領域をの上に形成された絶縁膜と、第一導電型半導体基板の裏面に設けられたドレイン電極とを有するたて型半導体素子において、ゲート電極を埋めたトレンチの端部が第一等電型であり、その部分を除いて第一導電型ソース領域が形成されていることを特徴とするたて型半導体素子。

【請求項2】第一導電型ソース領域がトレンチゲートの端よりトレンチ間隔以上内側に形成されていることを特徴とする請求項1に記載のたて型半導体素子。

【請求項3】最外側のトレンチと第二最外側のトレンチ との間に、ソース領域が形成されない部分を少なくとも 一ケ所有することを特徴とする請求項2に記載のたて型 半導体素子。

【請求項4】前記半導体層が、第一導電型半導体基板より低濃度の第一半導体層とその上の同一導電型で第一半 導体層より低濃度の第二半導体層からなり、トレンチが 第二半導体層を貫通して第一半導体層に達することを特 徴とする請求項1ないし3のいずれかに記載のたて型半 導体素子。

【請求項5】隣接する二つのトレンチの間の第二半導体層の表面層の一部に、第二導電型領域を有することを特徴とする請求項4に記載のたて型半導体素子。

【請求項6】第一導電型の半導体基板上に同一導電型で半導体基板より低濃度のエピタキシャル層と、その上に同一導電型で更に低濃度のエピタキシャル層を積層したダブルエピタキシャルウェハを使用することを特徴とするゲート電極を埋めたトレンチの端部近傍部分および最外側のトレンチの外側部分の表面層が第一導電型であり、その部分を除いて第一導電型ソース領域が形成されているたて型半導体素子の製造方法。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】ディスク駆動装置や自動車用電装品などの電源部に用いられる比較的大電力を扱う低耐圧、低オン抵抗のスイッチング用のたて型半導体素子及びその製造方法に関する。

#### [0002]

【従来の技術】従来、自動車用電装品やディスク駆動装置などの制御系の電源電圧は、5 Vのものが圧倒的に多かった。しかし、コンピュータの高速処理、低消費電力化のため、および、充電型二次電池の進歩拡大によるバッテリー利用装置の長寿命化設計への配慮等から、電源

電圧の主流は、5 Vより低電圧の3.3 V或いは、更に低い1.5 Vに移行しようとしている。電源電圧が低くなると、使用される半導体素子における電圧降下が無視できなくなり、より低オン抵抗の半導体素子が求められることになる。

【0003】上記のような利用分野で用いられている、 比較的大電力を扱う低耐圧、低オン抵抗のパワー素子の 一つであるDMOSFET(二重拡散型金属ー酸化膜ー 半導体電界効果トランジスタ) の要部断面図を図6に示 す。図に示したのは、電流のスイッチングを行う活性領 域の単位の部分であって、実際の半導体素子では図のよ うな構造が多数集積されていることが多い。図におい て、高濃度のドナー形成型不純物を含んだn+ サブスト レート1の上に、同じ導電型で不純物濃度の低いnエピ タキシャル層 2 を積層したエピタキシャル基板の表面層 に、選択的にアクセプタ形成型不純物を含んだpベース 領域11が形成され、そのpベース領域11の表面層の 一部にnソース領域4が形成されている。そして、nソ ース領域4とnエピタキシャル層2とに挟まれたpベー ス領域11の表面上およびnエピタキシャル層2の表面 露出部の上には、ゲート酸化膜5を介して多結晶シリコ ンからなるゲート電極6が設けられている。また n ソー ス領域4とpベース領域11との表面には、共通に接触 するソース電極8が、n+ サブストレート1の裏面には ドレイン電極9がそれぞれ設けられている。図では、ソ ース電極が絶縁膜7を介してゲート電極6の上まで延長 されている。このDMOSFETにおいて、ドレイン電 極9、ソース電極8間に電圧を印加し、ゲート電極6 に、正のある値以上の信号を与えると、ゲート電極6直 下の p ベース領域 1 1 の表面層に反転層のチャネルを生 じ、電子が n ソース領域 4 からそのチャネルを通って、 nエピタキシャル層2に流れ込み、電界に従ってn+ サ プストレート1に達し、ソース電極8とドレイン電極9 間が導通する。すなわち、電流はドレイン電極9からソ ース電極8へと流れる。ゲート電極6の信号を取り去れ ば、チャネルが消滅しソース電極8とドレイン電極9間 は遮断される。図のように半導体基板の両主面に電極を もち、半導体基板の厚さ方向に電流が流れる構造の半導 体素子を、たて型半導体素子と呼ぶが、このような構造 は、半導体基板表面の利用率が高くでき、電流容量を大 きくできるのでパワー素子に適したものである。このた て型DMOSFETの、導通時のオン抵抗を発生成分別 に見積もると、高耐圧素子では耐圧を確保するためのn エピタキシャル層2の寄与率が高く、それに比べてチャ ネル抵抗の寄与率は余り高くない。しかし、低耐圧素子 では、耐圧を確保するためのnエピタキシャル層2の厚 さは薄くて済むので、チャネル抵抗のオン抵抗に占める 割合は高くなる。

1600にめ、および、充電型二次電池の進歩拡大によるバ 【0004】そこで、チャネル抵抗を小さくする方法の ッテリー利用装置の長寿命化設計への配慮等から、電源 50 一つとして、トレンチ構造のゲートをもつUMOSFE Tが考案された。図7に、そのUMOSFETの要部断面図を示す。図6のDMOSFETとの違いは、nエピタキシャル層2の表面層にpベース領域11を貫通してトレンチ12が形成され、そのトレンチ12の内部にゲート酸化膜5を介してゲート電極6が埋め込まれている点である。7は絶縁膜である。ゲート電極6への正の電圧信号により、ドレイン電極9、ソース電極8間の電流がスイッチングされることは、図6のDMOSFETと同じである。このUMOSFETは、図6のDMOSFETに比べて、トレンチゲートにしたことにより、半導体素子の単位面積当たりのチャネルの面積(ゲートするまた、接合型FET効果によるチャネルの狭隘化も発生しないので、チャネル抵抗を低くでき、実際に多用されている。

【0005】最近、B. J. Baliga氏らから、更 にチャネル抵抗を低くできるトレンチゲートをもつ蓄積 型MOSFET (以下ACCUFETと呼ぶ) が報告さ れた [アイイーイーイー トランズアクション オン エレクトロン デバイス レターズ 13巻8号427 頁1992年参照〕。ACCUFETの要部構造を図8 に示す。図において、不純物濃度の高いn<sup>+</sup> サブストレ ート21の上に不純物濃度の低いnエピタキシャル層2 2を積層したエピタキシャル基板の表面層にnソース領 域24が形成されている。そして、基板表面からn+ ソ ース領域24とnエピタキシャル層22を貫通してn+ サプストレート21に達するトレンチ32が形成され、 そのトレンチ32の内部には、ゲート酸化膜25を介し て多結晶シリコンからなるゲート電極26が埋め込まれ ている。またn+ ソース領域24の表面には、ソース電 極28が、n+ サプストレート21の裏面にはドレイン 電極29がそれぞれ設けられている。図では、ソース電 極28が絶縁膜27を介してゲート電極26の上まで延 長されている。代表的な形状パラメータ等は、次のよう なものである。 n+ サプストレート21の比抵抗は0. OO2Ωcm、nエピタキシャル層22の不純物濃度と 厚さは、それぞれ1×10<sup>11</sup> c m<sup>-1</sup>、2.5 μ m、トレ ンチ32の幅と深さは、共に3μm、nソース領域24 のドーズ量と厚さは、それぞれ1. 3×10<sup>15</sup> c m<sup>-1</sup>、 0. 5 μm、ゲート酸化膜 2 5 の厚さは 7 0 n m であ

【0006】図9に、ACCUFETの斜視断面図を示した。このACCUFETにおいて、ドレイン電極29、ソース電極28間に電圧を印加し、ゲート電極26に、正のパイアスを与えると、nエピタキシャル層22のゲート電極26に沿った部分に蓄積層33を生じ、電子がn\*ソース領域24からその蓄積層33を通って、nエピタキシャル層22に流れ込み、電界に従ってn\*サブストレート21に達し、ドレイン電極29とソース電極28との間が導通する。

【0007】逆にゲート電極26に負のバイアスを与え 50

れば、蓄積層33が消滅し空乏層が広がって、ドレイン 電極29とソース電極28との間は遮断される。この素 子は、オン状態でのチャネル部分を反転層でなく、蓄積 層としているので、チャネル部分のキャリアの移動度を 高くでき、チャネル抵抗を小さくできる。また、電流経 路にpn接合を持たないので、寄生ダイオードの効果が ないという特長を持つ。

【0008】一方、ACCUFETのオフはトレンチゲートからの空乏層の広がりによって行われる。従って、ソース・ドレイン間電圧印加時にゲートをマイナスにバイアスしても図10に示すようにチップ周辺にトレンチ92の設けられない部分が広くあると、空乏層95はトレンチ周辺にのみ形成され、トレンチ92の外側において、漏れ電流が流れる経路が存在し、十分な耐圧が得られない。

【0009】この対策として、Baliga博士らが提案している耐圧構造を図11に示す。図11において、電流の流れる活性部の最も外側のトレンチ32の外側の n<sup>†</sup>ソース領域24の下にp型の拡散領域36をを設け、拡散領域36とnエピタキシャル層32との間のpn接合によって、耐圧が保たれ、漏れ電流が低減される構造となっている。なお、37は素子分離のためのトレンチである。

#### [0010]

【発明が解決しようとする課題】しかし、図11の構造では、部分的にpn接合を含むので寄生ダイオードをもっ構造となり。

①双方向動作性 (ソース・ドレイン間を逆極性に印加する) が失われるなどの欠点を生ずる.

30 【0011】また、上記のACCUFETは、次の問題を有している。

②トレンチ32内に形成するゲート酸化膜25の絶縁耐圧は、表面がエッチング表面であることおよびコーナー部を持つことなどの理由により、通常の平坦部に形成するゲート酸化膜の絶縁耐圧(約8MV/cm)に比べ劣っている。図8のACCUFETの構造では、ソース・ドレイン間に印加される電圧が、トレンチ32の底部のゲート酸化膜25にほとんどかかり、耐圧はゲート酸化膜25のそれ以上を得ることができない。すなわち、高耐圧の素子が得られない。

【0012】③ACCUFETは、スイッチオフする時、ゲート電極26に負の電圧をかける。すると、チャネル領域に空乏層が広がり、隣のトレンチ32のゲート電極26から広がる空乏層と繋がって、ドリフト領域全体が空乏化すれば、流れる電流を切ることができる。すなわち、トレンチ32のピッチをかなり狭くしないとオフ時に素子に電圧がかかる時に、漏れ電流が流れる。一方、狭くすればそれだけ電流通路が狭くなり、オン抵抗が増大する。

【0013】以上の問題に鑑み、本発明の目的は、双方

向動作性をもち、しかも高耐圧で、漏れ電流の少ないし かも蓄積型で動作するたて型半導体素子を提供すること にある。

#### [0014]

【課題を解決するための手段】上記の課題解決のため、 本発明は、高濃度の第一導電型半導体基板上に、同一導 電型で第一導電型半導体基板より低濃度の半導体層を積 層した半導体積層板の半導体層の表面層に形成した高濃 度の第一導電型ソース領域と、半導体積層板の表面から 第一導電型ソース領域を貫通するトレンチと、そのトレ ンチ内にゲート酸化膜を介して充填されたゲート電極 と、そのゲート電極の上に形成された絶縁膜と、第一導 電型ソース領域の表面に設けられたソース電極と、第一 導電型半導体基板の裏面に設けられたドレイン電極とを 有する単一導電型たて型半導体素子において、ゲート電 極を埋めたトレンチの端部近傍部分および最外側のトレ ンチの外側部分の表面層が第一導電型であり、その部分 を除いて第一導電型ソース領域が形成されているものと する。

【0015】特に、第一導電型ソース領域がトレンチゲ 20 ートの端部よりトレンチ間隔以上内側に形成されている ものがよく、また、最外側のトレンチと第二最外側のト レンチとの間に、ソース領域が形成されない部分を少な くとも一ケ所、有するものがよい。なお、前記半導体層 が、第一導電型半導体基板より低濃度の第一半導体層と その上に同一導電型で更に低濃度の第二半導体層からな り、トレンチが第二半導体層を貫通して第一半導体層に 達するものとすることができる。

【0016】特に、隣あう二つのトレンチの間の第二半 導体層の表面層の一部に、第二導電型領域を有するもの がよい。上記のようなたて型半導体素子の製造方法とじ ては、高濃度の第一導電型の半導体基板に同一導電型で 、低濃度のエピタキシャル層と、その上に同一導電型で更 に低濃度のエピタキシャル層を積層したダブルエピタキ シャルウェハを使用するものとする。

#### [0017]

【作用】上記の手段を講じ、ゲート電極を埋めたトレン チの端部近傍部分および最外側のトレンチの外側部分の 表面層が第一導電型であり、その部分を除いて第一導電 型ソース領域が形成されているものとすれば、ゲートを マイナスにパイアスした時に、第一導電型ソース領域と 周辺部との間に空乏層が形成される。

【0018】特に、第一導電型ソース領域がトレンチゲ ートの端部よりトレンチ間隔以上内側に形成され、ま た、最外側のトレンチと第二最外側のトレンチとの間 に、ソース領域が形成されない部分を少なくとも一ケ所 設ければ、空乏層の分離効果が高められる。半導体積層 板の表面から、第一導電型ソース領域および第二半導体 層を貫通し第一半導体層に達するトレンチを設けること の一部を担うことになり、ゲート酸化膜が担う電圧を低 下させ、その結果、素子としての耐圧向上が実現でき

【0019】また、隣あう二つのトレンチの間の第二半 導体層の表面層の一部に、第二導電型領域を形成するこ とによって、一つのトレンチから広がる空乏層が、第二 導電領域があるために隣のトレンチから広がる空乏層に 到達し易くなり、第二半導体層をより空乏化できること により、漏れ電流を低減できる。

#### [0020]

【実施例】以下、図面を参照しながら、本発明の実施例 について述べる。図1は、本発明第一の実施例のACC UFETのトレンチゲートの端部の半導体上の絶縁膜お よび電極を除去した状態の平面図である。半導体チップ の周辺部を除いて、内部にゲート酸化膜45を介して多 結晶シリコンからなるゲート電極46を有するトレンチ 5 2 が形成され、さらにトレンチ 5 2 の端部および最外 側のトレンチ52を除いて内側に、n+ソース領域44 が形成されている。

【0021】図2は、図1の第一の実施例のACCUF ETのA-A線における断面図を示す。この図では半導 体上部の絶縁膜および電極をも示した。図において、比 抵抗0.002Ωcm、厚さ300μmのn+ サブスト レート41の上に、不純物濃度が4×10<sup>15</sup> c m<sup>-3</sup>、厚 さ6. 0 µ mのn エピタキシャル層 4 2、更にその上に nエピタキシャル層42より不純物濃度の低い不純物濃 度が1×10<sup>11</sup> c m<sup>-1</sup>、厚さ4. 5 μ m の n - エピタキ シャル層43を積層したエピタキシャル基板の表面層の 一部に、不純物濃度が1×10<sup>20</sup> c m<sup>-1</sup>、厚さ0. 2 μ mのn<sup>+</sup> ソース領域44が形成されている。そして、n ・ ソース領域44とn- エピタキシャル層43を貫通し て、ηエピタキシャル層42に達する幅1.8μm、深 さ5. 5 µ mのトレンチ52 が形成され、そのトレンチ 5 2 の内部には、厚さ 0. 1 μ m の ゲート酸化膜 4 5 を 介して多結晶シリコンからなるゲート電極46が埋め込 まれている。またn<sup>+</sup> ソース領域44の表面には、アル ミニウムーシリコン(Al-Si) 合金からなるソース 電極48が、n+ サブストレート41の裏面には、やは りAl-Si合金のドレイン電極49がそれぞれ設けら れている。図では、ソース電極48が絶縁膜47を介し てゲート電極46の上まで延長されている。

【0022】このACCUFETにおいて、ドレイン電 極49、ソース電極48間に電圧を印加し、ゲート電極 46に、正のバイアスを与えると、n エピタキシャル 層43のゲート電極46に沿った部分に蓄積層53を生 じ、電子がnソース領域44からその蓄積層53を通っ て、nエピタキシャル層42に流れ込み、電界に従って n + サプストレート41に達し、ソース電極48とドレ イン電極49間が導通する。ゲート電極46に負のパイ によって、第一半導体層が、ソース・ドレイン間の電圧 50 アスを与えれば、蓄積層 5 3 が消滅し空乏層が広がっ

て、ソース電極48とドレイン電極49間は遮断される。

【0023】図1において、その特徴は三点ある。第一に n ソース領域 4 4 は h レンチ 5 2 の端部を除いて形成されている。第二に n ソース領域 4 4 b トレンチ 5 2 の端部との間の距離 b 2 2 は、b トレンチ b 2 の間隔 b 1 (例えば b 1 b 2 b 5 b 6 第三に、最外側の b レンチ b 5 2 b 8 二最外側の b レンチ b 5 2 b 8 二最外側の b トレンチ b 2 b 6 の間に b 7 一ス領域 b 4 b 7 を形成しない部分を b 1 b 1 b 2 にした。このようにすれば、b 7 一ス領域 b 4 b 8 との間に十分広い幅の空乏層ができ、周辺部の漏れ電流を阻止できる。

【0024】この構造は、例えばフォトレジストのマスクを用いて、nソース領域44を形成するためのイオン注入を選択的に行えば、実現できる。また、この素子は、n エピタキシャル層43の下に設けたnエピタキシャル層42が、ソース・ドレイン間の電圧の一部を担うことにより、ゲート酸化膜45が担う電圧を低下させ、耐圧向上が達成される。また、オン状態時のチャネルを反転層でなく、蓄積層53としているので、チャネルのキャリアの移動度を高くでき、チャネル抵抗を小さくできる。

【0025】しかも、本発明の実施例のACCUFET は、電流経路にpn接合を持たないので、寄生ダイオー ドの効果がなく、ソースとドレインとを交換した双方向 動作性をもつACCUFETである。図4に、試作した 図1、2の第一の実施例のACCUFETの耐圧分布を 示す。横軸は耐圧、たて軸は出現度数である。比較のた め、図8に示した従来構造のACCUFETの耐圧分布 も示した。図1の第一の実施例のACCUFETでは従 来構造のACCUFETに比べて、耐圧が平均40%上 、昇していることがわかる。従来の構造のACCUFET では、トレンチ32の底部が高濃度のサブストレート2 `1に達していたため、トレンチ32の底部で、空乏層が 広がらず、トレンチ32底部のゲート酸化膜25特にそ の角部に強い電界がかかっていた。図1の第一の実施例 のACCUFETでは、空乏層がトレンチ52の下方に も広がるため、トレンチ52の底部のゲート酸化膜45 が担う耐圧は小さくて良いので、全体としての耐圧が向 上するものと考えられる。

【0026】図1の素子は、次のような製造方法によって得られる。比抵抗が0.002Ωcmの砒素ドープのn<sup>+</sup> サプストレート41上に、不純物濃度が5×10<sup>15</sup> cm<sup>-3</sup>、厚さ6.0μmの燐ドープのnエピタキシャル層42、その上に不純物濃度が1×10<sup>11</sup> cm<sup>-3</sup>、厚さ4.7μmの燐ドープのn<sup>-</sup> エピタキシャル層43を堆積したダブルエピタキシャルウェハを準備する。チップ周辺部に初期酸化膜を形成し、次に、表面層にドーズ量が1.3×10<sup>15</sup> cm<sup>-2</sup>の砒素イオンのイオン注入及び50

熱処理を行い、n+ ソース領域44とする。次に、図示 していないがフォトレジストを塗布し、シリコン酸化膜 をパターニングしてそのフォトレジストと酸化膜とをマ スクにしてn゚ ソース領域44およびn‐ エピタキシャ ル層43をエッチングして、幅と深さがそれぞれ1.8  $\mu$ m、5.5 $\mu$ mのトレンチ52を形成する。次に熱酸 化によりトレンチ52の内面に、厚さ0.1μmのゲー ト酸化膜45を形成し、続いて減圧CVD法により、ト レンチ52内に多結晶シリコンを堆積した後、トレンチ 内部以外の多結晶シリコンを除去してゲート電極46を 形成する。次いで、ゲート電極46とソース電極48と の間を分離する絶縁膜47を形成し、トレンチ以外の部 分にコンタクトホールを形成し、Al-Si合金を蒸着 し、パターニングしてソース電極48を形成する。更 に、n<sup>+</sup> サプストレート41の裏面にもA1-Si合金 を蒸着してドレイン電極49を形成する。このように、 エピタキシャルウェハを使用し、n型不純物の導入工程 およびトレンチ形成工程が主要な工程であり、p型不純 物の導入工程が不要であるという利点がある。

【0027】図3は、本発明第二の実施例のACCUFETの要部断面図を示す。図1の第一の実施例との違いは、隣接する二つのトレンチ72の間のn エピタキシャル層63の表面層にn ソース領域64より深くp領域70が形成されている点である。そして、ソース電極68が、p領域70の表面に接している。このような構造とすることによって、一つのゲートから広がる空乏層が、p領域70があるために隣のトレンチ72から層でを記しまり、漏れ電流を低減できる。図2では、p領域70の表面が、nソース領域64の表面より掘り下げられているが、必ずしも掘り下げる必要はなく、同一の高さであっても良い。掘り下げてあった方が、p領域70を形成する拡散熱処理時間が短くてすむ利点がある。

【0028】図5に、試作した図2の第二の実施例のACCUFETの漏れ電流分布を示す。横軸は漏れ電流、たて軸は出現度数である。比較のため従来構造のACCUFETの漏れ電流分布も示した。図1の第一の実施例のACCUFETでは従来構造のACCUFETに比べて、漏れ電流が約一桁減少していることがわかる。

[0029]

【発明の効果】以上述べたように、本発明の蓄積型のたて型半導体素子においては、ゲート電極を埋めたトレンチの端部近傍部分および最外側のトレンチの外側部分の表面層が第一導電型であり、その部分を除いて第一導電型ソース領域を形成することによって、寄生ダイオードの作用がなく双方向動作性で、しかも十分な幅の空乏層により、漏れ電流を抑制して耐圧を向上させることができる。また、半導体層を、第一導電型半導体基板より低濃度の第一半導体層とその上の同一導電型で第一半導体

30

10

層より低濃度の第二半導体層からなるものとし、第一半 導体層に達するトレンチを設けることによって、トレン チ内部のゲート酸化膜がになう電圧を減少させ、素子と しての耐圧を向上させることができる。更に、隣接する 二つのトレンチ間の第二半導体層の表面層に第二導電型 領域を形成することによって、電圧印加時の第二半導体 層の空乏化を促し、漏れ電流の低減が可能になる。

【0030】本発明により、耐圧50V、漏れ電流10 μA以下の、蓄積型のたて型半導体素子を実現し、歩留 りを向上できた。

#### 【図面の簡単な説明】

【図1】本発明第一の実施例のACCUFETの要部断

【図2】図1のACCUFETの絶縁膜および電極を除 去した状態の平面図

【図3】本発明第二の実施例のACCUFETの要部断 面図

【図4】本発明第一の実施例のACCUFETにおける 耐圧分布と従来のACCUFETのそれとの比較図

【図5】本発明第二の実施例のACCUFETにおける 漏れ電流分布と従来のACCUFETのそれとの比較図

【図6】従来のDMOSFETの要部断面図

【図7】従来のUMOSFETの要部断面図

【図8】従来のACCUFETの要部断面図

【図9】従来のACCUFETの斜視断面図

【図10】従来のACCUFETの一例の絶縁膜および 電極を除去した状態の平面図

【図11】従来のACCUFETの別の例の端部断面図 【符号の説明】

1, 21, 41

n<sup>+</sup> サプストレート

2, 22, 42

nエピタキシャル層

4, 24, 44, 64

n+ ソース領域

10 5, 25, 45

ゲート酸化膜

6, 26, 46

ゲート電極

7, 27, 47

絶縁膜

8, 28, 48, 68

ソース電極

9, 29, 49

ドレイン電極

pベース領域

12、32、52、72、92 トレンチ 33,53

3 6

p型拡散領域

3 7

トレンチ

43,63

n- エピタキシャル層


70

p 型領域

9 5

空乏層の広がり

【図1】



43 n- エピタキシャル層


44 ポソース領域

45 ゲート酸化膜

46 ゲート電極

52 トレンチ

[図2]



41 n\* サブストレート

46 ゲート電極

42 nエピタキシャル層

43 n エピタキシャル層

48 ソース電極


44 ポソース領域


.49 ドレイン電極

45 ゲート酸化膜

52 トレンチ

53 書積簡





- 1 n\* サブストレート
- 7 热损险
- 3 n~エピタキシャル層
- 0 リニフ書伝
- 4 ガソース領域
- 5 ゲート酸化腺
- 11 pペース領域
- 6 ゲート電極

